# BURST SYNCHRONIZAT CIRCUIT

Patent number:

JP2000031951

**Publication date:** 

2000-01-28

Inventor:

HIROTA MASAKI; KUSAYANAGI MICHIO

**Applicant:** 

**FUJITSU LTD** 

Classification:
- international:

H04L7/02; H04L7/08; H04L7/10; H04L25/40

- european:

H04L7/04B1

Application number: Priority number(s): JP19980200032 19980715 JP19980200032 19980715 Also published as:

EP0973289 (A2) US6567484 (B1) EP0973289 (A3)

Report a data error here

#### Abstract of JP2000031951

PROBLEM TO BE SOLVED: To provide a burst synchronization circuit high in reliability and capable of selecting an optimum sampling phase by detecting both side edges of a 1-bit pulse without using an alternate pattern for burst synchronization in the case of matching a phase of a burst received data signal with a sampling phase of the received data signal and selecting an optimum sampling phase even on the occurrence of a bit error. SOLUTION: This burst synchronization circuit is provided with a data sampling section 11 that samples received data at pluralities of sampling phases whose phase difference is shorter than a one-bit period, a pattern detection section 12 that detects a prescribed pattern from the sampled data, a selection signal generating section 13 that selects an optimum sampling phase from the pattern detection result for each sampling phase, and a selector 14 that selects the sampled data at an optimum phase by the selection signal and provides an output of the selected data.

Data supplied from the **esp@cenet** database - Worldwide

# THIS PAGE BLANK (USPTO)

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-31951 (P2000-31951A)

(43)公開日 平成12年1月28日(2000.1.28)

(51) IntCl.7		識別配号	FΙ			テーマコート*(参考)
HO4L	7/02		H04L	7/02	Z	5K029
	7/08			7/08	Z	5 K O 4 7
	7/10			7/10		
	25/40			25/40	С	

審査請求 未請求 請求項の数12 OL (全 24 頁)

(21)出願番号	<b>特願平10-200032</b>	(71) 出願人 000005223
		富士通株式会社
(22)出顧日	平成10年7月15日(1998.7.15)	神奈川県川崎市中原区上小田中4丁目1
		1号
		(72)発明者 慶田 正樹
		神奈川県川崎市中原区上小田中4丁目1
		1号 富士通株式会社内
		(72)発明者 草柳 道夫
		神奈川県川崎市中原区上小田中4丁目1
		1号 富士通株式会社内
		(74)代理人 100072833
		弁理士 柏谷 昭司 (外2名)
		7 ,AA
		最終頁に新


#### (54) 【発明の名称】 パースト同期回路

#### (57)【要約】

【課題】 バースト状の受信データ信号とその受信データ信号のサンプリング位相とを合わせるバースト同期回路に関し、バースト同期用の交番パターンを用いることなく、1ピットパルスの両側エッジを検出して最適サンプリング位相を選択し、又、ピット誤りが発生しても最適サンプリング位相を選択する信頼性の高いバースト同期回路を提供する。

【解決手段】 入力データを1ビット周期よりも短い位相差を有する複数のサンプリング位相でサンプリングするデータサンプリング部1、と、そのサンプリングデータから所定のバターンを検出するパターン検出部1、、各サンプリング位相毎のパターン検出結果から最適なサンプリング位相を選択する選択信号生成部1、と、その選択信号により最適な位相でサンプリングされたサンプリングデータを選択して出力するセレクタ1、とを備えている。

#### 本発明のパースト阿開回路の基本構成を示す図



#### 【特許請求の範囲】

【請求項1】 バースト状の受信データ信号とその受信 データ信号のサンプリング位相とを合わせるバースト同

1

前記受信データ信号をその1ピット周期よりも短い時間 間隔で順次遅延させ、これら位相の異なる受信データ信 号を前記1ビット周期のクロック信号によりサンブリン グするデータサンプリング部と、

前記位相の異なる受信データ信号毎のサンプリングの結 果から、前記パースト状の受信データ信号中に含まれる 10 データパターンを検出する各サンプリング位相毎のパタ ーン検出部と、

前記各サンブリング位相毎のパターン検出部の検出結果 に基づき、データバターンが検出される複数のサンブリ ング位相のうちの略中央のサンプリング位相でサンブリ ングされた受信データ信号を選択するための選択信号を 生成する選択信号生成部とを備えたことを特徴とするバ ースト同期回路。

【請求項2】 バースト状の受信データ信号とその受信 データ信号のサンプリング位相とを合わせるバースト同 20 期回路において、

前記受信データ信号をサンプリングする1 ビット周期の クロック信号を、該 1 ビット周期よりも短い時間間隔で 順次遅延させ、これら位相の異なるクロック信号により 前記受信データ信号をサンプリングするデータサンプリ ング部と、

前記位相の異なるクロック信号によりサンブリングされ た受信データ信号毎のサンプリング結果から、前記バー スト状の受信データ信号中に含まれるデータパターンを 検出する各サンプリング位相毎のパターン検出部と、 前記各サンプリング位相毎のパターン検出部の検出結果 に基づき、データバターンが検出される複数のサンプリ ング位相のうちの略中央のサンプリング位相でサンプリ ングされた受信データ信号を選択するための選択信号を 生成する選択信号生成部とを備えたことを特徴とするバ ースト同期回路。

【請求項3】 バースト状の受信データ信号とその受信 データ信号のサンブリング位相とを合わせるバースト同 期同路において

前記受信データ信号を、1ビット周期よりも短い時間間 40 徴とする請求項7記載のバースト同期回路。 隔の高速クロック信号によりサンプリングし、サンブリ ング位相の異なる1ビット周期のサンブリングデータを 生成するデータサンブリング部と、

前記位相の異なるクロック信号によりサンブリングされ た受信データ信号毎のサンブリング結果から、前記バー スト状の受信データ信号中に含まれるデータパターンを 検出する各サンプリング位相毎のバターン検出部と、

前記各サンプリング位相毎のバターン検出部の検出結果 に基づき、データバターンが検出される複数のサンプリ ング位相のうちの略中央のサンプリング位相でサンブリ 50 1項記載のバースト同期回路。

ングされた受信データ信号を選択するための選択信号を 生成する選択信号生成部とを備えたことを特徴とするバ ースト同期回路。

【請求項4】 バースト状の受信データ信号とその受信 データ信号のサンプリング位相とを合わせるバースト同 期回路において、

前記受信データ信号を、1 ビット周期よりも短い時間間 隔の位相差を有する多相クロック信号によりサンプリン グし、サンプリング位相の異なる1ビット周期のサンプ リングデータを生成するデータサンブリング部と、

前記位相の異なるクロック信号によりサンプリングされ た受信データ信号毎のサンプリング結果から、前記バー スト状の受信データ信号中に含まれるデータパターンを 検出する各サンプリング位相毎のパターン検出部と、

前記各サンプリング位相毎のバターン検出部の検出結果 に基づき、データバターンが検出される複数のサンプリ ング位相のうちの略中央のサンブリング位相でサンブリ ングされた受信データ信号を選択するための選択信号を 生成する選択信号生成部とを備えたことを特徴とするバ ースト同期回路。

【請求項5】 前記パターン検出部は、該パターン検出 部へ入力されるサンプリングデータと予め記憶されたパ ターンデータとを照合し、パターン検出フラグ信号を出 力するメモリ装置を備えたことを特徴とする請求項1乃 至4いずれか1項記載のバースト同期回路。

【請求項6】 前記パターン検出部のメモリ装置は、所 定のビット数以下のビット誤りを含む複数のパターンデ ータを予め記憶し、これら複数のバターンデータと前記 サンプリングデータとを照合することを特徴とする請求 30 項5記載のバースト同期回路。

【請求項7】 前記パターン検出部は、該パターン検出 部へ入力されるサンプリングデータ信号の論理積により パターン検出フラグ信号を出力する論理積回路を備えた ことを特徴とする請求項1乃至4いずれか1項記載のバ ースト同期回路。

【請求項8】 前記パターン検出部は、該パターン検出 部へ入力される所定のビット数以下のビット誤りを含む サンプリングデータ信号の論理積によりパターン検出フ ラグ信号を出力する複数の論理積回路を備えたことを特

【請求項9】 前記パターン検出部は、該パターン検出 部へ入力された過去のサンプリングデータから演算によ り所定のパターンデータを検出し、パターン検出フラグ 信号を出力する構成を備えたことを特徴とする請求項1 乃至4いずれか1項記載のバースト同期回路。

【請求項10】 前記選択信号生成部は、サンプリング 位相毎のパターン検出フラグ信号のデータパターン対応 に、サンプリング位相の選択信号を予め記憶したメモリ 装置を備えたことを特徴とする請求項1乃至9いずれか

【請求項11】 前記選択信号生成部は、サンブリング 位相毎のパターン検出フラグ信号のデータパターン対応 に、サンブリング位相の選択信号を出力する論理回路を 備えたことを特徴とする請求項1乃至9いずれか1項記 載のバースト同期回路。

【請求項12】 前記パターン検出部は、前記データバ ターンの検出によりバイト単位の位相を合わせるバター ン同期を同時に行うことを特徴とする請求項1乃至11 いずれか1項記載のバースト同期回路。

#### 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、バースト状の受信 データ信号とその受信データ信号のサンプリング位相と を合わせるバースト同期回路に関し、光加入者伝送シス テム等において、ひとかたまりの連続信号としてバース ト状に伝送されるデータ信号を受信する際に、受信信号 のビット位置の安定領域に同期したサンブルクロックに より、受信データ信号をサンプリングするバースト同期 回路に関する。

#### [0002]

【従来の技術】図20は、バースト状のデータ信号が伝 送されるシステムの一例の光加入者伝送システムを示す 図である。光加入者伝送システムは、主局20、と複数 の光加入者対応の従局20、(#1~#n)との間を、 光ファイバ20、及び光カプラ20、により接続され る。

【0003】主局20,は、各従局20,(#1~# n) 宛の下り伝送方向のデータ信号を連続的に送信し、 該下り伝送方向のデータ信号は光カブラ20, で分岐さ れて、各従局202 (#1~#n)に放送形式で一斉に 30 伝送される。各従局20。(#1~#n)は、下り伝送 方向のデータ信号の中の自局アドレス信号を認識し、自 局アドレス信号のデータ信号のみを取り込む。

【0004】一方、各従局20。(#1~#n)が主局 20、に上り伝送方向のデータ信号を伝送する場合、他 の従局からの上り伝送方向のデータ信号と衝突しないよ うなタイミングでデータ信号をパースト的に送信する。

【0005】との場合、下り伝送方向のデータ信号は連 統的に伝送されるため、各従局201 (#1~#n)で は、PLL (Phase Locked Loop)回 路等を用いて受信データ信号のリタイミングを行うこと ができる。

【0006】とれに対し、上り伝送方向のデータ信号が 連続的な信号ではなくバースト的な信号であり、又、各 従局201 (#1~#n)を接続する光ファイバ20, の長さは、各従局20、(#1~#n)との距離に応じ て大きく異なるため、主局20、に到達するバースト信 号のピット位置の位相及び光信号レベルは、従局20, (#1~#n)毎によって異なる。

信号が受信される毎に短時間に、その先頭部分に付加さ れたプリアンブル信号等により、バーストデータ信号を 適正なビット位相で取り込むためのサンブリング最適位 相を選択し、そのリタイミングを行わなければならな 67°

【0008】図21は主局20,のバースト信号受信部 の構成を示す図である。図に示すように、光ファイバ2 0, から受信される光バースト信号を光モジュール21 1 により電気信号に変換し、バースト同期回路21, に 10 より受信信号のデータビットを前述したような最適な位 相で取り込むためのリタイミングを行う。

【0009】一般に、パースト状のデータ信号は、その 先頭部分に前述のブリアンブル信号のほかにバースト信 号全体の位相を識別するためのフレーム同期用データバ ターンであるデリミタパターン信号が付加される。デリ ミタ同期回路21,はデリミタバターン信号によりデリ ミタ同期を行う。データ処理部21.は、デリミタ同期 後のデータ信号を基に受信データの処理を行う。

【0010】図22は光モジュール21、の出力信号 (バースト同期回路21、の入力信号)の波形を示す図 である。光モジュール21, の出力信号は、内部の光増 幅器の特性や信号体雑音比の劣化等により、パルス幅に 変動を生じる。即ち、1タイムスロットのパルス幅(1 ビットの周期) Tは、その両端部の立ち上がり部及び立 ち下がり部に、図の網掛け部分に示すようにエッジ不確 定領域でが存在し、このエッジ不確定領域で以外の区間 がサンプリングを行うことができる有効なパルス幅であ り、このバルス幅の変動をどれだけ許容することができ るかが、バースト同期回路の性能を示す一つの指標であ

【0011】図23は従来のバースト同期回路21,の 構成を示す図である。電気信号に変換された光ファイバ からの入力データ信号は、データサンプリング部23、 により、1ビットの周期で複数の異なる位相でサンブリ ングされ、データサンプリング部23、は順番にサンブ リング位相がずれた入力データ信号のサンプリングデー タを出力する。

【0012】エッジ検出部23、は、データサンプリン グ部23, から出力され、サンプリング位相が隣合った 40 サンプリングデータ同士を比較することにより、データ の変化(データビット波形の立ち上がり又は立ち下が り)を生じるサンブリング位相を検出する。そして、と のエッジ検出部23,の検出結果をもとに、選択信号生 成部23」は、最適な位相でサンプリングされるサンプ リングデータを選択する選択信号を生成してセレクタ2 3. に出力し、セレクタ23. は該選択信号により、最 適な位相でサンプリングされるサンプリングデータを選 択して出力する。

【0013】データサンプリング部23、において、入 【0007】とのため、主局20,は、バーストデータ 50 力データ信号を1ピットの周期で複数の異なる位相でサ

ンプリングし、順番に位相がずれたサンプリングデータを出力する手段は、入力データ信号を1ビット周期よりも短い時間間隔で順次遅延させてシステムクロック(入力データ信号の1ビット周期のクロック)でサンプリングする方式や、該システムクロックよりも高速のクロックにより入力データ信号をサンプリングする方式、或いは該システムクロックを1ビット周期よりも短い時間間隔で順次遅延させて多相クロックを生成し、該多相クロックにより入力データ信号をサンプリングする方式等がある。

【0014】又、エッジ検出部23、において、データの変化を生じるサンブリング位相を検出する手段は、位相の異なる複数のサンブリングデータからエッジパターンデコーダにより、信号の立ち上がり又は立ち下がりのいずれか一方のみを検出する片側エッジ検出方式や、信号の立ち上がり及び立ち下がりの両方を検出する両側エッジ検出方式、或いは複数のビット位置にわたってエッジの位置を検出しその平均位置等を検出する多点エッジ検出方式等が用いられる。

【0015】片側エッジ検出方式は、入力データ信号の 20 うちの或るビット("0"から"1"即ちローレベルからハイレベルへ変化したビット又は"1"から"0"即ちハイレベルからローレベルへ変化したビット)の片側のエッジの位相を検出し、その検出されたエッジの位相位置から、エッジ不確定領域の区間を経過する所定のタイミング後のサンブルクロックによりサンブリングされるサンブリングデータを選択する方式である。

【0016】両側エッジ検出方式は、入力データ信号のうちの或るビット("0"と"1"即ちローレベルとハイレベルとが1ビット毎に交番するビット)の両側のエ 30ッジの位相を検出し、その検出された両側のエッジの位相位置の略中間に位置するサンブルクロックによりサンプリングされるサンブリングデータを選択する方式である。

【0017】図24は両側エッジ検出により最適位相のサンプリングデータを選択する動作の説明図である。同図は、値が"0""1""0"のデータ信号24、が順次入力され、「↑」で示すサンプルクロック(#1~#14)により、データ信号24、がサンプリングされる様子を示している。

【0018】同図に示すように、サンブルクロック#1~#3では"0"のサンブリング値が得られ、サンブルクロック#4~#10では"1"のサンブリング値が得られ、サンブルクロック#11~#14では"0"のサンブリング値が得られる。

【0019】そして、隣合ったサンプリング値の一致不一致を照合することにより、サンプルクロック#3と#4との間及びサンプルクロック#10と#11との間にエッジが存在すること検出し、それらの両側エッジの略中央の位相にあるサンプルクロック#7によりサンプリ50

ングしたデータを選択する。これら従来のバースト同期 回路は、特開平9-83500号公報等に詳述されてい る。

#### [0020]

【発明が解決しようとする課題】片側エッジ検出による 最適位相のサンプリングデータ選択手段は、エッジ検出 のための固有のデータバターンを伝送する必要はない が、パルスの片側のエッジから常に一定のタイミング後 のサンプルクロックが選択されることとなり、パルスの 10 もう一方のエッジの位相変動を反映していないため、許 容パルス幅変動量が少ないという欠点がある。

【0021】両側エッジ検出による最適位相のサンブリングデータ選択手段は、片側エッジ検出方式に比べ、バルスの両側のエッジの位相変動に合わせてサンブリング位相を選択するので、許容バルス幅変動量が多くなるが、1パルスの両側のエッジを検出するためには、"010"又は"101"のパターンのデータ信号を伝送する必要がある。

【0022】通常のバースト伝送では、バースト信号の 先頭に付加されるブリアンブルに"1"と"0"の交番 パターンを用い、このプリアンブルのパターンデータに より両側エッジの位相検出を行うのが一般的であるが、 この交番パターンにピット誤りが発生したときには、1 ピットの両側のエッジを検出することができず、複数ピットにわたるパルスの両側のエッジを検出してしまい、 最適位相のサンブリングデータを選択することができな いという問題がある。

【0023】前述の片側エッジ検出方式や両側エッジ検出方式のように、1度のエッジ検出の結果により最適位 相のサンプリングデータを選択する方式では、例えば信号対雑音比の劣化等により、もととなるデータ信号に許容量以上のパルス幅変動が生じた場合に、不適当な位相のサンプリングデータを選択してしまうという問題がある

【0024】それに対し、多点エッジ検出による最適位相のサンプリングデータ選択手段は、入力データ信号のうち複数のビットのエッジを検出するため、多少のビット誤りの影響を低減することができ、片側エッジ検出方式、両側エッジ検出方式に比べ、許容パルス幅変動量を40大きくすることができるが、複数のデータビットを取り込む必要があるため、最適位相のサンプリングデータを選択するのに長時間を要する欠点がある。

【0025】本発明は、ビット単位のバースト同期用の交番バターンを用いることなく、両側エッジ検出方式と同程度の許容バルス幅変動量を有するバースト同期回路を提供することを目的とし、又、ビット誤りが発生しても最適位相のサンブリングデータを短時間で選択することができる信頼性の高いバースト同期回路を提供することを目的とする。

50 [0026]

R

【課題を解決するための手段】本発明のバースト同期回 路は、(1)バースト状の受信データ信号とその受信デ ータ信号のサンブリング位相とを合わせるバースト同期 回路において、前記受信データ信号をその1ビット周期 よりも短い時間間隔で順次遅延させ、これら位相の異な る受信データ信号を前記1ビット周期のクロック信号に よりサンプリングするデータサンプリング部と、前記位 相の異なる受信データ信号毎のサンプリングの結果か ら、前記パースト状の受信データ信号中に含まれるデー タパターンを検出する各サンプリング位相毎のパターン 10 検出部と、前記各サンプリング位相毎のバターン検出部 の検出結果に基づき、データパターンが検出される複数 のサンプリング位相のうちの略中央のサンブリング位相 でサンブリングされた受信データ信号を選択するための 選択信号を生成する選択信号生成部とを備えたものであ る。

【0027】とのように、位相の異なる受信データ信号毎のサンプリングの結果から、受信データ信号中に含まれるデータパターンを検出し、その検出結果に基づき、最適位相のサンプリングデータを選択することにより、ビット単位のバースト同期用の交番パターンを用いることなく、従来の両側エッジ検出方式と同程度の許容パルス幅変動量を有するバースト同期回路を構成することができる。

【0028】又、(2)バースト状の受信データ信号と その受信データ信号のサンプリング位相とを合わせるバ ースト同期回路において、前記受信データ信号をサンプ リングする1ビット周期のクロック信号を、該1ビット 周期よりも短い時間間隔で順次遅延させ、これら位相の 異なるクロック信号により前記受信データ信号をサンプ リングするデータサンプリング部と、前記位相の異なる クロック信号によりサンプリングされた受信データ信号 毎のサンプリング結果から、前記バースト状の受信デー タ信号中に含まれるデータパターンを検出する各サンプ リング位相毎のパターン検出部と、前記各サンプリング 位相毎のパターン検出部の検出結果に基づき、データパ ターンが検出される複数のサンプリング位相のうちの略 中央のサンプリング位相でサンプリングされた受信デー タ信号を選択するための選択信号を生成する選択信号生 成部とを備えたものである。

【0029】又、(3)バースト状の受信データ信号とその受信データ信号のサンブリング位相とを合わせるバースト同期回路において、前記受信データ信号を、1ビット周期よりも短い時間間隔の高速クロック信号によりサンブリングし、サンブリング位相の異なる1ビット周期のサンブリングデータを生成するデータサンブリング 部と、前記位相の異なるクロック信号によりサンブリングされた受信データ信号毎のサンブリング結果から、前記バースト状の受信データ信号中に含まれるデータバターンを検出する各サンブリング位相毎のバターン検出部

と、前記各サンプリング位相毎のパターン検出部の検出 結果に基づき、データバターンが検出される複数のサン ブリング位相のうちの略中央のサンブリング位相でサン ブリングされた受信データ信号を選択するための選択信 号を生成する選択信号生成部とを備えたものである。 【0030】又、(4)パースト状の受信データ信号と その受信データ信号のサンプリング位相とを合わせるバ ースト同期回路において、前記受信データ信号を、1 ビ ット周期よりも短い時間間隔の位相差を有する多相クロ ック信号によりサンプリングし、サンプリング位相の異 なる1ビット周期のサンプリングデータを生成するデー タサンプリング部と、前記位相の異なるクロック信号に よりサンプリングされた受信データ信号毎のサンプリン グ結果から、前記パースト状の受信データ信号中に含ま れるデータパターンを検出する各サンプリング位相毎の パターン検出部と、前記各サンプリング付相毎のパター ン検出部の検出結果に基づき、データパターンが検出さ れる複数のサンプリング位相のうちの略中央のサンプリ ング位相でサンプリングされた受信データ信号を選択す

【0031】とのように、位相の異なるクロック信号を用いてサンブリングした受信データ信号のサンブリングの結果から、受信データ信号中に含まれるデータバターンを検出し、その検出結果に基づき、最適位相のサンプリングデータを選択することにより、ビット単位のバースト同期用の交番バターンを用いることなく、従来の両側エッジ検出方式と同程度の許容バルス幅変動量を有するバースト同期回路を構成することができる。

るための選択信号を生成する選択信号生成部とを備えた

ものである。

40

30 【0032】又、(5)前記パターン検出部は、酸パターン検出部へ入力されるサンブリングデータと予め記憶されたパターンデータとを照合し、パターン検出フラグ信号を出力するメモリ装置を備えたものである。このように、パターン検出部は、メモリ装置により簡易に構成することができる。

【0033】又、(6)前記バターン検出部のメモリ装置は、所定のビット数以下のビット誤りを含む複数のバターンデータを予め記憶し、これら複数のバターンデータと前記サンブリングデータとを照合するものである。したがって、ビット誤りが発生しても最適位相のサンブリングデータを、主にバターンデータの検出のみの時間で短時間に選択することができる。

【0034】又、(7)前記パターン検出部は、該パターン検出部へ入力されるサンプリングデータ信号の論理 ではよりパターン検出フラグ信号を出力する論理積回路 を備えたものである。パターン検出部を論理回路を用い て構成することにより、高速にパターンデータを検出す ることができる。

記パースト状の受信テータ信号中に含まれるデータバタ 【0035】又、(8)前記パターン検出部は、該バターンを検出する各サンプリング位相毎のパターン検出部 50 ーン検出部へ入力される所定のビット数以下のビット誤

りを含むサンプリングデータ信号の論理積によりパター ン検出フラグ信号を出力する複数の論理積回路を備えた ものである。とのように、ピット誤りを含むパターンの パターン検出部を論理回路を用いて構成することによ り、ビット誤りを含むパターンデータを高速に検出する ことができる。

【0036】又、(9)前記パターン検出部は、該パタ ーン検出部へ入力された過去のサンプリングデータから 演算により所定のパターンデータを検出し、パターン検 出フラグ信号を出力する構成を備えたものである。この 10 構成により、ATMセルヘッダのHECのデータをパタ ーンデータとして用い、バースト同期を行うことができ る。

【0037】又、(10)前記選択信号生成部は、サン プリング位相毎のパターン検出フラグ信号のデータパタ ーン対応に、サンプリング位相の選択信号を予め記憶し たメモリ装置を備えたものである。このように、選択信 号生成部は、メモリ装置により簡易に構成することがで きる。

【0038】又、(11)前記選択信号生成部は、サン プリング位相毎のバターン検出フラグ信号のデータバタ ーン対応に、サンプリング位相の選択信号を出力する論 理回路を備えたものである。選択信号生成部を論理回路 を用いて構成することにより、選択信号の生成を高速に 行うことができる。

【0039】又、(12)前記パターン検出部は、前記 データパターンの検出によりバイト単位の位相を合わせ るパターン同期を同時に行うものである。このように、 データバターンの検出により、ビット単位のバースト同 期とともに、バイト単位のデリミタ同期(フレーム同 期)又はATMセルのセル同期を行うことができる。 [0040]

【発明の実施の形態】バースト状のデータ信号は、前述 したように、バースト信号のフレーム全体の位相を識別 するためのフレーム同期用データバターンであるデリミ タパターン信号を有する。又、ATMセルヘッダのHE C (Header Error Control: ^> ダ誤り制御)フィールドのデータのように、既に伝送さ れたデータ信号から演算することにより求められる所定 のデータパターン信号を有する場合もある。

【0041】本発明のパースト同期回路は、このような 所定のデータパターン信号を、複数の異なるサンプリン グ位相によりサンプリングし、該所定のデータパターン が検出されたサンプリング位相をもとに、最適位相のサ ンプリングデータを選択するものである。

【0042】図1は本発明の実施の形態のバースト同期 回路の基本構成を示す図である。同図において、1,は データサンプリング部、1、はパターン検出部、1、は 選択信号生成部、1、はセレクタである。

スト同期回路のデータサンプリング部と同様に、高速ク ロックや多相クロック、又は遅延素子等を用いて入力デ ータ信号を、1 ビット幅よりも細かい位相差を有する複 数のサンプリング位相で1ビット周期でサンプリング し、そのサンプリングデータをパターン検出部1,及び セレクタ1、に出力する。

【0044】パターン検出部1、は、それぞれの位相で サンプリングされた各サンプリングデータ値から、所定 のパターンに一致するサンプリングデータの検出を行 い、そのパターン検出結果を選択信号生成部1, に出力 する。

【0045】選択信号生成部1,は、パターン検出部1 、からのパターン検出結果から、最適な位相でサンブル リングされたサンプリングデータを選択するための選択 信号を生成し、その選択信号をセレクタ1。 に出力す

【0046】セレクタ1、は、選択信号生成部1,から の選択信号をもとに、データサンプリング部 1, から出 力された、サンプリング位相の異なる複数のサンプリン グデータのなかから、最適な位相でサンブルリングされ たサンプリングデータを選択する。

【0047】とのようなパターン検出による本発明のバ ースト同期回路の動作原理について以下図2乃至図8を 参照して説明する。なお、ここでパースト信号は、7ビ ットのプリアンブルPR 1 ~PR 7 及び9 ビットのデリ ミタDL1~DL9が付加され、その後ろにペイロード データPL1,PL2,PL3・・・が続いているもの とする。そして、バースト同期回路で検出するパターン 信号はデリミタパターンとする。

30 【0048】図2乃至図4は、バーストデータ信号とサ ンプリング位相とデリミタパターン検出結果の関係を示 す図である。これらの図において、2、はバーストデー タ信号の波形、2、は各サンプリング位相の番号、2、 は各サンプリング位相毎のデリミタパターン検出結果、 2. はそれぞれ位相の異なる1ビット周期のサンブルク ロックを「↑」により示している。

【0049】前述したように本発明の実施の形態のバー スト同期回路は、高速クロックや多相クロック又は遅延 素子等を用いてバーストデータ信号を1ビット幅よりも 40 細かい位相差でサンプリングし、各サンプリング位相毎 に、そのサンプリングデータをもとに所定のデリミタバ ターンと一致するデータパターンの検出を行う。

【0050】なお、図に示した本発明の実施の形態で は、各サンプリングの位相差は、1ビット幅の8分の1 としている。即ち、1ビットのデータは、8個の位相の 異なるサンプルクロックによりサンプリングされる。

【0051】図2乃至図4の左側に示したサンブリング 位相2, の#1~#16は、それぞれデリミタパターン 検出に係るサンプルクロックの位相、即ちサンプリング 【0043】データサンプリング部1,は、従来のバー 50 位相を示している。そして、それぞれのサンプリング位 相の9個のサンプルクロック「↑」により、バーストデ ータ信号がサンプリングされ、その9個のサンプリング データから各サンプリング位相毎にデリミタバターンが 検出が行われ、そのデリミタパターン検出結果2,が、 各サンプリング位相毎にパターン検出フラグ信号"1" 又は"0"により示されている。

11

【0052】デリミタバターン検出結果2、のバターン 検出フラグ信号"1"は、デリミタパターンが検出され ることを表し、パターン検出フラグ信号"0"はデリミ タパターンが検出されないことを表し、"10r0"は 10 デリミタパターンが検出される場合も検出されない場合 もあること表している。

【0053】図2は、デリミタパターンが位置する前後 1ビットの領域のサンブリングデータから9ビットのサ ンプリングデータ切り出した場合の、各サンブリング位 相毎のデリミタパターンの検出結果を示している。

【0054】同図に示すように、デリミタパターンが確 実に検出される位相選択領域に、9個のサンブルクロッ クが存在するサンプリング位相(#6~#10)では必 ずデリミタパターンが検出され、各ピットのエッジ付近 20 パターンデータを設定する必要がある。 にサンプルクロックが存在するエッジ不確定領域でのサ ンプリング位相(#3~#5及び#11~#13)で は、エッジの位置が保証されないため、デリミタパター ンが検出されるかどうかは不定であり、デリミタパター ンの前側 1 ピットのプリアンプルPR 7 からデリミタD L8まで、及びデリミタパターンの後ろ側1ビットのデ リミタDL2からペイロードPL1までの領域のサンブ リング位相(#1, #2及び#14~#16)ではデリ ミタパターンは検出されない。

の前後1ビットの領域のサンプリングデータから9個の サンプリングデータ切り出した場合の、各サンプリング 位相毎のデリミタパターンの検出結果を図2と同様に示

【0056】との場合、前述のサンプリング位相(#6 ~#10)の位相選択領域は、デリミタパターンから1 ピット手前のプリアンブルPR7からデリミタDL8ま での9ビットに対してサンプリングを行うため、この領 域のサンプリング位相ではデリミタパターンが検出され ない。

【0057】エッジ不確定領城の位相でのサンブリング 結果は不定であるため、この領域のサンプリング位相 (#3~#5及び#11~#13)ではデリミタバター ンが検出される可能性と検出されない可能性とがある。 【0058】又、前側1ピットのプリアンブルPR6か らデリミタDL7までの領域のサンプリング位相(# 1, #2)は、デリミタパターンは検出されず、後ろ側 1ビットのデリミタDL1からデリミタDL9までの領 域のサンプリング位相ではデリミタパターンが検出され る。

【0059】図4は、デリミタパターンの3ピット手前 の前後1ビットの領域のサンプリングデータから9ビッ トのサンプリングデータを切り出した場合の、各サンプ リング位相毎のデリミタバターンの検出結果を図2と同 様に示している。

【0060】との場合、エッジ不確定領域のサンプリン グ位相(#3~5及び#11~13)では、同様にサン ブリング結果は不定であるためデリミタパターンが検出 される可能性があるが、そのほかのサンプリング位相 (#1, #2及び#14~#16)では、デリミタパタ ーンは検出されない。

【0061】なお、デリミタパターンが存在するピット 位置のサンプリング位相のみによりデリミタバターンが 検出され、他のビット位置のサンブリング位相によって はデリミタバターンが検出されないようにするために は、プリアンブル、デリミタ及びペイロード1ビット目 (デリミタの直後の1ビット)までの領域のうち、デリ ミタパターン長(9ピット)ずつ切り出した場合、デリ ミタの位置のみでデリミタバターンが検出されるように

【0062】図2~図4に示されるように、複数の異な るサンプリング位相によりデリミタパターンを検出する と、デリミタパターンが存在するサンブリング位相での み、パターン検出フラグ"1"が出力され、その他のサ ンプリング位相ではパターン検出フラグ"0"が出力さ れる。

【0063】したがって、複数の異なるサンブリング位 相によるパターン検出の検出結果(パターン検出フラ グ)を、サンプリング位相順に並べると、両側エッジ検 【0055】図3は、デリミタパターンの1ビット手前 30 出を行った場合と同様の結果が得られる。そのため、パ ターン検出による両側エッジ検出を行い、従来の両側エ ッジ検出方式の原理を応用して最適位相のサンプリング データを選択することができる。そこで、従来の両側エ ッジ検出方式について改めて図5を用いて説明する。

> 【0064】両側エッジ検出方式は、"1"と"0"と が交番するデータ信号の1タイムスロット(1ビット) のパルス信号の両側のエッジを検出し、その両側のエッ ジから略中央に位置する位相をサンプリング位相として 選択する。

40 【0065】との時、図5の(A)に示す1タイムスロ ットに対する位相選択領域(データ信号が確実にサンプ リングされる位相の選択領域)とエッジ不確定領域の配 分は、1 ビットパルスの両側のエッジが、所定以上の間 隔を置いたエッジ不確定領域内に存在するかぎり、両側 エッジの略中央の位相が位相選択領域内に位置するよう に設計される。

【0066】したがって、両側エッジ検出方式を用いる 場合、規定されたエッジ不確定領域中にエッジが有るか ぎり、パルス幅が広くなったり狭くなったりしても、両 50 側エッジの中央の位相は位相選択領域となり、その位相

で適切にデータをサンブリングすることができる。この 様子を図5の(B)~(D)に示している。

【0067】図5の(B)は、パルス幅が規定値どおり(100%)の場合を示し、図の(C)はパルス幅が広い場合を示し、図の(D)はパルス位置が片寄った場合を示している。いずれの場合でも、両側のエッジが規定したエッジ不確定領域内にある限り、両側のエッジから略中央の位相(図5において楕円で囲んだ位相)は、位相選択領域内に存し、データ信号を確実にサンプリングすることができる。

【0068】次に、本発明のパターン検出によるサンプリング位相選択を図6を用いて説明する。との図では1タイムスロット分しか示していないが、実際はデリミタパターン長分(前述した例では9ビット分)となる。

【0069】図6の(A) に示すように、デリミタバターン(DL)の検出結果は、位相選択領域のサンプリング位相では"1" スロッジ不定領域では"1" 又は

"0"(不確定)となり、前後1ビットの位相選択領域のサンプリング位相では"0"となる。

【0070】 これらの各サンプリング位相のデリミタバ 20 ターン検出結果を並べると、前述した両側エッジ検出方式において"010"のデータ入力パターンをサンプリングした場合と等価であり、デリミタパターン(DL)検出結果が変化する変化点の位相は1ビットバルスの両側のエッジ部であり、その中央部のサンプリング位相は位相選択領域となる。

【0071】したがって、両側エッジ検出方式を用いた場合と同様に、規定されたエッジ不確定領域中にエッジが有るかぎり、デリミタパターン(DL)が連続して検出される位相の時間幅(パルス幅)が広くなったり、狭 30くなったりしても、両側エッジから中央の位相は位相選択領域となり、この位相でデータを確実にサンプリングすることができる。この様子を図6の(B)~(D)に示している。

【0072】図6の(B)は、デリミタバターン(DL)検出連続幅(パルス幅)が規定値どおり(100

- %) の場合を示し、図の(C)はデリミタバターン(D
- L) 検出連続幅 (パルス幅) が広い場合を示し、図の
- L)使出連続幅(ハルス幅)が広い場合を示し、図の (D)はデリミタバターン(DI.)検出連続簡所(バル
- (D) はデリミタバターン (DL) 検出連続箇所 (パルス位置) が片寄った場合を示している。

【0073】いずれの場合でも、両側のエッジが規定エッジ不確定領域内にある限り、両側のエッジから略中央の位相(図6において楕円で囲んだ位相)は、位相選択領域内に存し、この位相でデータ信号を確実にサンブリングすることができる。

【0074】したがって、本発明の実施の形態のデリミターンの3ビット目(Dタバターン検出によるサンブリング位相の選択方式は、の間のエッジが規定の変両側エッジ検出方式と同等の条件の入力データ信号に対して、適正にサンブリングを行うことができる。即ち、デリミタバターンビット本発明のバターン検出によるサンブリング位相選択方式50れた場合を示している。

は、許容できる入力データ信号のバルス幅変動量は両側 エッジ方式と同じでありながら、バースト同期用のブリ アンブルバターン(例えば、"010"のバターン)を 必要としないということになる。

【0075】そのため、バーストデータ伝送用のヘッダ (ブリアンブル)を短くすることができ、この分をユーザー情報等の伝送に割り当てることにより、伝送容量を 増加することができる。

【0076】以上の実施の形態は、ビット誤り等の無 10 い、理想的なデータ伝送を前提にしているが、実際のシ ステムでは、伝送路の状態や光モジュール内部の信号対 雑音比劣化等により、ある程度の確率で入力データ信号 のパルス幅変動が許容量を越えてしまい、最悪の場合は ビット誤りが発生するため、その対応策を講じておく必 要がある。

【0077】従来の両側エッジ検出方式は、1回の両側エッジ検出によりサンプリングの選択位相を決定するため、たまたまその両側エッジが歪んでいた場合には、言い方を変えると、そのデータ信号のエッジがエッジ不定領域を越えてしまった場合には、図7に示すように誤った位相を選択する可能性がある。

【0078】図7の(A)は1タイムスロットに対する位相選択領域とエッジ不確定領域を示し、図の(B)はエッジがエッジ不定領域を越えた場合の動作を示している。図の(B)に示すように、エッジE、がエッジ不確定領域を越えてしまうと、エッジE、とエッジE、との中央に位置する位相(図において楕円で囲んだ位相)がエッジ不定領域に入ってしまい、この中央の位相は適正なサンブリング位相とはならない。

(0079] とのように1ビットバルスのエッジが、エッジ不定領域を越えてしまった場合には、従来の両側エッジ検出方式では適正なサンブリング位相を選択するととができない。とれは片側エッジ検出方式についても同様のことがいえる。

【0080】 これに対し、本発明のパターン検出方式は、各サンプリング位相毎のパターン検出部に、誤り訂正機能、即ち、誤りに対する保護機能を持たせるととができ、この機能によりパルス幅変動量が或る確率で許容量を超えたとしても、パターン全体の検出結果に基づいて適切な位相でデータをサンプリングすることができる

【0081】図8は、バーストデータ信号とサンブリング位相と誤り訂正機能を有するデリミタパターン検出結果の関係を示す図である。同図は1ビット誤りの訂正機能を有するデリミタパターン検出において、デリミタパターンの3ビット目(DL3)と4ビット目(DL4)の間のエッジが規定の変動量を越え、位相選択領域をサンブリングする#6~#8のサンブリング位相により、デリミタパターンビットDL4が誤ってサンブリングされた場合を示している。

【0082】この場合において、位相選択領域のサンブリング位相#9及び#10ではデリミタバターンが正常に検出され、又、位相選択領域のサンブリング位相#6~#8でも、デリミタバターン(9ビット)の他のビットから当該1ビットの誤り訂正を行うことにより、デリミタバターンの検出有りの検出結果を得ることとなる。【0083】つまり、位相選択領域すべてのサンブリング位相においてデリミタバターン有りの検出結果(バターン検出フラグ"1")が得られることになる。よって、歪みのない入力データ信号に対する処理と同様にデ 10リミタバターン検出結果からサンブリングする選択位相を決定することできる。このように、本発明のバターン検出によるサンブリング位相の選択は、従来の両側エッジ検出方式よりも、ビット誤りに対する保護手段を備えることができる点でも優れている。

【0084】ただし、前述したような、バースト用へっ ダ (デリミタパターン)の歪み (ピット誤り)を保護する動作を行うためには、ブリアンブル、デリミタ及びペイロード1ピット目 (デリミタバターンの直後の1ピット)を含むピット領域に、規定数以下のピット誤りが発 20生しても、ブリアンブル先頭からデリミタパターン長を切り出した場合に、デリミタの位置のみでデリミタパターンが検出されるよう、十分なハミング距離を持ったブリアンブル及びデリミタパターンを設定する必要がある。

【0085】以上説明したように、片側エッジ検出方式に対して、許容パルス幅変動量が大きい点で両側エッジ検出方式の方が優れており、本発明のパターン検出方式は両側エッジ検出方式よりも、前述のようにブリアンブルに"0"と"1"とが交番するデータパターンを必要 30とせず、更にピット誤りに対する保護機能を備える点で優れているため、本発明は、パーストヘッダの短いバースト信号に対してより確実にパースト同期を行うことができる。

【0086】又、多点エッジ検出方式は、データ信号の 複数のビットのサンプリング結果から平均や多数決等に より選択位相を決めることになるが、選択位相の信頼度 を上げるためには、取り込むビット数を多くする必要が あり、その分選択位相の決定を遅らせてしまうため、本 発明のパターン検出の方が優れているといえる。

【0087】なお、本発明のバターン検出によるサンプリング位相の選択において、バターンの検出としてデリミタバターンの検出を行う例について説明したが、バターンはデリミタバターンに限らず、ATMセルヘッダのHECデータのように演算により求められるデータバターンに対して、同様に各サンプリング位相においてバターン検出を行うことができる。

【0088】以下、本発明の実施の形態のバースト同期 回路におけるデータサンプリング部、バターン検出部、 選択信号生成部及びセレクタの具体的機成について 図 9乃至図20を参照して説明する。図9及び図10はデータサンプリング部の構成を示す図である。図9は複数の遅延素子を用いてバーストデータ入力信号を遅延させ、遅延させたバーストデータ入力信号を1ビット即ち1タイムスロット幅のシステムクロックにより、サンプリングする構成を示している。

【0089】図9の(A)は、遅延素子として遅延量の異なるn個のディレイライン(遅延線)DL1~DLnを並列に接続して、バーストデータ信号を入力し、各ディレイラインDL1~DLnからの出力を、システムクロック(CLK)によりフリップフロップFFに取り込んでサンブリングを行う構成を示している。

【0090】図9の(B)は、図の(A)に示した構成のディレイラインDL1~DLnを、バッファ増幅器9、に置き換えたものである。各バッファ増幅器9、は同一遅延量を有し、ディレイラインDL1に対して1個、ディレイラインDL2に対して2個、・・・ディレイラインDLnに対してn個のバッファ増幅器9、を縦続的に接続し、n通りの異なる遅延量を与えている。

【0091】図9の(C)は、同一の遅延量のディレイラインDLをn個縦続的に接続してバーストデータ信号を入力し、各々のディレイラインDLの出力信号をフリップフロップFFに加え、該フリップフロップFFにシステムクロック(CLK)を与えてサンプリングを行う構成を示している。図9の(D)は、図の(C)に示した構成のディレイラインDLをバッファ増幅器9,に置き換えて構成したものである。

【0092】図10の(A)は、システムクロック(CLK)をn相クロック発生回路10,により多相化して、バーストデータ入力信号をサンプリングする構成を示し、システムクロックの1周期の時間のn分の1ずつ位相の異なるクロックを、n相クロック発生回路10,から発生させ、このn個の位相の異なるクロックをそれでれバーストデータ入力信号が加えられる各フリップフロップFFに与えてサンプリングを行う構成である。【0093】図10の(B)は、システムクロック(CLK)をPLO発振器10,によりn倍の速度に通倍

LKアをFLO発振器10% により11倍の速度に建倍し、該連倍したクロックによりバーストデータ入力信号をサンブリングする構成を示し、バーストデータ信号が40入力される縦続的に接続した各フリップフロップFF1の,に、該PLO発振器10%からの1倍の速度のクロックを与えて、該縦続的に接続した各フリップフロップFF10%から位相の異なる(システムクロックCLKの1周期の時間の1分の1ずつ位相の異なる)バーストデータ信号を出力させ、該縦続的に接続した各フリップフロップFF10%に加え、そのフリップフロップFF10%に加え、そのフリップフロップFF10%にかステムクロック(CLK)を与えることにより、サンブリングを行う構成である。

選択信号生成部及びセレクタの具体的構成について、図 50 【0094】図11は、本発明の実施の形態のデリミタ

バターンを検出するバースト同期回路の構成を示す図である。同図において、11、はデータサンブリング部、11、はデリミタバターン検出部、11、は選択信号生成部、11、はセレクタである。

【0095】データサンブリング部11、は、図9又は図10に示した構成により、入力データ信号をサンブリング位相の異なるサンブリングデータとして出力する。デリミタバターン検出部11、は、データサンブリング部11、から出力されるサンブリング位相の異なるサンブリングデータ毎に、デリミタバターン長分のデータを10切り出し、デリミタバターンの検出結果(パターン検出フラグ)を出力する。

【0096】選択信号生成部11,は、各位相毎のデリミタパターン検出結果の隣り合ったもの同士を比較照合し、変化のあった位相から1パルスの両側のエッジ部の位相を認識し、それらの位相から略中央に位置する位相を選択する信号を生成し、セレクタ11、に出力する。【0097】セレクタ11、は、選択信号生成部11,から出力される信号により、データサンブリング部11,から出力されるサンブリング位相の異なるサンプリングデータのうちから、最適な位相のサンブリングデータを選択して出力する。このようにして、バースト同期後のデータ信号が出力される。

【0098】図12乃至図15は本発明の実施の形態のデリミタバターン検出部の構成を示す図である。図12はROM(リードオンリメモリ)を用いたデリミタバターン検出部とその記憶テーブルの構成を示し、サンブリングデータをシステムクロックにより9ビットシフトレジスタ12、 に格納し、9ビットシフトレジスタ12、 の出力信号をROM12、 のアドレス信号(DL1~D 30 L9)として与え、ROM12、 に記憶されたデータをバターン検出フラグとして出力する。

【0099】ROM12、の記憶テーブル12、には、デリミタパターン、例えば"011011000"と一致するアドレス(DL1~DL9)にのみ、パターン検出フラグ"1"を設定し、その他のアドレスには"0"を設定する。したがって、デリミタパターンをシステムクロック単位で照合し、デリミタパターンがアドレス(DL1~DL9)に入力されたときのみROM12、からパターン検出フラグ"1"が出力されることとなる。

【0100】図13はROMを用いた誤りを含むデリミタバターンの検出部とその記憶テーブルの構成を示し、図12に示した構成と同様に、サンブリングデータをシステムクロックにより9ビットシフトレジスタ13,の出力信号をROM13,のアドレス信号(DL1~DL9)として与え、ROM13,に記憶されたデータをパターン検出フラグとして出力する。

【0101】ROM13、の記憶テーブル13、には、

デリミタバターン、例えば"011011000"及び 該デリミタバターンの各ピットと1ピットのみ異なるバ ターンと一致するアドレス(DL1~DL9)にのみ、 パターン検出フラグ"1"を設定し、その他のアドレス には"0"を設定する。

【0102】したがって、1 ビット以下の誤りを含むデリミタパターンがアドレス(DL1~DL9)に入力されたときのみ、ROM13、からパターン検出フラグ"1"が出力されることとなる。

【0103】図14は論理回路を用いてデリミタバターンを検出する構成を示し、サンブリングデータをシステムクロックにより9ビットシフトレジスタ14, に格納し、9ビットシフトレジスタ14, の出力信号を論理積回路14, の入力信号(DL1~DL9)として与える。論理積回路14, の入力端子は、デリミタバターンの"0"が入力される位置を反転入力端子とすることにより、論理積回路14,はデリミタバターンと一致するサンブリングデータが入力されたときのみ、バターン検出フラグ"1"を出力する。

1 【0104】図15は、論理回路を用いて誤りを含むデリミタパターンを検出する構成を示し、サンプリングデータをシステムクロックにより9ビットシフトレジスタ15,の出力信号を論理積回路152、~152。の入力信号(DL1~DL9)として与える。

[0105] 各論理積回路1521~1523の入力端子は、それぞれデリミタバターン及び該デリミタバターンの各ピットと1ビット異なるバターンの"0"が入力される位置を反転入力端子とし、各論理積回路1521~1523の出力を論理和回路15,に入力することにより、論理和回路15,から、デリミタバターン又は該デリミタバターンの各ピットと1ビット異なるバターンと一致するサンブリングデータが入力されたときのみ、バターン検出フラグ"1"が出力される。

【0106】図16は本発明の実施の形態のATMセルヘッダのHECのデータバターンを検出するバースト同期回路の構成を示す図である。同図において、11,はデータサンプリング部、16はHEC演算部、11,は選択信号生成部、11,はセレクタである。

40 【0107】図16に示した構成は、図11に示した構成のデリミタパターン検出部11,をHEC演算部16 に置き換えたものである。前述したようにATMセルのヘッダにはHEC(誤り制御)のフィールドがあり、このフィールドには、ATMセルのヘッダ部の誤り制御のためのパターン(HECパターン)が格納される。

【0108】ATMセルをバースト伝送するシステムにおいては、前述のデリミタパターンの代わりにこのHE Cパターンを用いることにより、同様にバースト同期を 行うことができる。HECパターンは演算によって求め 50 られ、HEC演算部16はHECパターンを検出した場

合に、バターン検出フラグ"1"を出力する。

【0109】図17は、本発明の実施の形態のROMを用いた選択信号生成部とその記憶テーブルの構成を示す図である。選択信号生成部はROM17、により構成し、そのアドレス信号としてパターン検出部から出力される16サンブリング位相分のパターン検出フラグPF#01~PF#16を入力する。

【0110】選択信号生成部のROM17、の記憶テーブル17、は、16サンプリング位相分のパターン検出フラグのデータ情報をアドレスとして、それに対する選 10 択位相情報をROMデータとして格納している。図に示した記憶テーブル17、は、7ビット、8ビット及び9ビットの連続したパターン検出フラグ"1"がROMのアドレス信号として入力されたときの、それぞれ選択すべき最適な(略中央の位置の)サンブリング位相の例をROMデータに示している。

【0111】との選択信号生成部から出力される選択位相は、セレクタに入力され、セレクタはとの選択位相に基づいて、異なるサンブリン位相のサンプリングデータの中から、最適な位相のサンブリングデータを選択する。

【0112】図18は、本発明の実施の形態の論理回路を用いた選択信号生成部とセレクタの構成を示す図である。選択信号生成部は、16サンプリング位相分のパターン検出フラグPF#01~PF#16が入力される複数の論理積回路18,により構成され、各論理積回路18,は、パターン検出フラグPF#01~PF#16のデータ対応に反転入力を含む入力端子を有し、所定のパターン検出フラグのデータが入力されると、その出力端子に"1"を出力する。

【0113】各論理積回路18、の出力信号はセレクタ18、に入力され、セレクタ18、は各論理積回路18、の出力信号をもとに、論理積回路及び論理和回路を組み合わせることにより、16サンブリング位相分のパターン検出フラグのデータ情報に対応した論理積回路18、の出力信号により、異なるサンブリング位相のサンブリングデータの中から、最適な位相のサンブリングデータを選択して出力する。

【0114】図19は本発明の実施の形態のデリミタ同期を同時に行うバースト同期回路の構成を示す図である。との実施の形態のバースト同期回路は、図11に示したバースト同期回路のデリミタ検出部11,を、デリミタ同期回路21,に置き換えたものである。

【0115】図21に示したように、一般のパースト信号受信部は、光モジュール21、により光信号を電気信号に変え、パースト同期回路21、によりその電気信号のピット位相を合わせ、その後段のデリミタ同期回路21、により、パーストデータのパイト単位の同期(フレーム同期)を行う。又、一般にデリミタ同期回路は、パターン検出機能を持ち、パターン同期を行う。

【0116】本発明のバースト同期回路は、各サンプリング位相毎にバターン検出を行うが、このバターン検出をデリミタ同期回路21,のバターン検出機能により行うことで、ビット単位のバースト同期回路とバイト単位のデリミタ同期回路を一体化することが可能となる。

【0117】なお、これまで述べた本発明のバースト同期回路の実施の形態としては、光通信システムの高速性(150Mbps等)に追従するために、ハードウェアの論理回路構成による例を示したが、高速性を要求されないシステムの場合には、データサンブリング部、パターン検出部、選択信号生成部等の各機能を、CPU及びメモリ又はDSP(Digital Signal Processor)を用い、プログラム制御により実現することもできる。

【0118】又、上記の各実施の形態では、光加入者システムへの適用例を述べたが、本発明によるバースト同期回路は、他のメタリック伝送路や無線回線を利用した各種通信システム(通常の端局間1対1通信システム、移動通信システム等)のバースト同期回路にも適用することができる。

【0119】又、本発明の実施の形態として本発明の好適なる複数の実施形態を述べたが、本発明の技術思想の範囲内で各機能部の構成、制御及びそれらの組み合わせについてさまざまな変更が行えることは言うまでもない。

#### [0120]

30

【発明の効果】以上説明したように、本発明によれば、所定のデータパターン信号を、複数の異なるサンブリング位相によりサンブリングし、該所定のデータパターンが検出されたサンブリング位相をもとに、最適位相のサンブリングデータ選択することにより、ビット単位のパースト同期用の交番パターンを用いることなく、両側エッジ検出方式と同程度の許容パルス幅変動量を有するパースト同期回路を構成することができる。そのため、パーストデータ伝送用のヘッダ(交番パターンを含んでいたブリアンブル)を短くし、その分ユーザー情報等の伝送容量を増加することができる。

【0121】又、所定のデータパターンの検出に誤り訂正機能を設けることにより、ビット誤りが発生しても最適位相のサンプリングデータを短時間で選択することができ、バースト同期回路の信頼性を向上させることができる。

#### 【図面の簡単な説明】

【図1】本発明のバースト同期回路の基本構成を示す図である。

【図2】バーストデータ信号とサンプリング位相とデリ ミタパターン検出結果の関係を示す図である。

【図3】バーストデータ信号とサンプリング位相とデリミタパターン検出結果の関係を示す図である。

50 【図4】バーストデータ信号とサンプリング位相とデリ

ミタバターン検出結果の関係を示す図である。

【図5】従来の両側エッジ検出方式の説明図である。

【図6】本発明のバターン検出によるサンプリング位相 選択の説明図である。

21

【図7】両側エッジ検出において、エッジがエッジ不確 定領域を越えた場合の説明図である。

【図8】バーストデータ信号とサンプリング位相と誤り 訂正機能を有するデリミタパターン検出結果の関係を示 す図である。

【図9】本発明のデータサンプリング部の構成を示す図 10 光加入者伝送システムを示す図である。 である。 【図21】主局20,のバースト信号

【図10】本発明のデータサンブリング部の構成を示す 図である。

【図11】本発明のデリミタバターンを検出するバースト同期回路の構成を示す図である。

【図12】本発明のROMを用いたデリミタパターン検出部とその記憶テーブルの構成を示す図である。

【図13】本発明のROMを用いた誤りを含むデリミタ バターンの検出部とその記憶テーブルの構成を示す図で ある。

【図14】本発明の論理回路を用いてデリミタパターン を検出する構成を示す図である。

【図15】本発明の論理回路を用いて誤りを含むデリミタバターンを検出する構成を示す図である。

\*【図16】本発明のATMセルヘッダのHECパターン を検出するバースト同期回路の構成を示す図である。

【図17】本発明のROMを用いた選択信号生成部とその記憶テーブルの構成を示す図である。

【図18】本発明の論理回路を用いた選択信号生成部と セレクタの構成を示す図である。

【図19】本発明のデリミタ同期を同時に行うバースト 同期回路の構成を示す図である。

【図20】データ信号がバースト状に伝送される一例の ※加入者伝送システムを示す例である

【図21】主局20、のバースト信号受信部の構成を示す図である。

【図22】光モジュールの出力信号 (バースト同期回路 の入力信号) の波形を示す図である。

【図23】従来のバースト同期回路の構成を示す図である。

【図24】両側エッジ検出により最適位相のサンプリングデータを選択する動作の説明図である。


【符号の説明】

- 20 1、 データサンプリング部
  - 1, パターン検出部
  - 1 , 選択信号生成部
  - 1. セレクタ

【図1】


【図10】

【図20】




【図2】

パーストデータ信号とサンプリング位相とデリミタパターン検出結果の 関係を示す図




【図3】

バーストデータ信号とサンプリング位相とデリミタパターン検出結果の 関係を示す図




【図4】

バーストデータ信号とサンプリング位相とデリミタパターン検出結果の 関係を示す図




【図5】

# 従来の両側エッジ検出方式の説明図




ŗ

【図6】 本発明のパターン検出によるサンプリング位相選択の説明図




【図7】

両側エッジ検出において、エッジがエッジ不確定領域を越えた場合の 説明図



[図8]


### バーストデータ信号とサンプリング位相と誤り訂正機能を有する デリミタパターン検出結果の関係を示す図






【図9】

#### 本発明のデータサンプリング部の構成を示す図




【図14】

#### 本発明の論理回路を用いてデリミタパターンを検出する構成を示す図




#### 【図11】

# 本発明のデリミタパターンを検出するパースト同期回路の構成を示す図




【図12】

#### 本発明のROMを用いたデリミタパターン検出部と その記憶テーブルの構成をを示す図






#### 本発明のROMを用いた誤りを含むデリミタパターンの検出部と その記憶テーブルの構成をを示す数



【図15】

#### 本発明の論理回路を用いて誤りを含むデリミタバターンを 検出する構成を示す図





【図16】


#### 本発明のATMセルヘッダのHECパターンを検出する パースト同期回路の係成を示す図

[図19]

#### 本発明のデリミタ同期を同時に行うパースト同期回路の構成を示す図









【図17】

【図18】




本発明の論理回路を用いた選択信号生成部とセレクタの構成を示す図




【図23】

#### 従来のバースト同期回路の構成を示す図






主局 2 01 のパースト信号受信部の構成を示す図



Ĺ


【図22】

光モジュールの出力信号 (バースト同期回路の入力信号) の波形を示す図



【図24】

# 両機エッジ検出により最適位相のサンプリングデータを選択する 動作の説明図



# フロントページの続き

F ターム(参考) 5K029 AA11 CC04 DD13 EE05 EE06 JJ01 KK22 LL14 5K047 AA02 BB02 BB12 CC02 HH53 HH54 MM24 MM38

L

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
$\square$ image cut off at top, bottom or sides				
☐ FADED TEXT OR DRAWING				
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS				
☐ GRAY SCALE DOCUMENTS				
$\square$ lines or marks on original document				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

# THIS PAGE BLANK (USPTU)